¿Qué es la tecnología de chips por debajo de un nanómetro de IBM y por qué importa?

IBM afirma haber desarrollado la primera tecnología de chips del mundo por debajo de un nanómetro. Según Ars Technica, la estructura, llamada transistores nanostack, podría mejorar el rendimiento de los chips o permitirles realizar el mismo trabajo consumiendo menos energía.

El componente básico de un chip es el transistor. Los transistores funcionan como diminutos interruptores que encienden y apagan una corriente eléctrica, y un procesador moderno contiene miles de millones de ellos. Durante décadas, la industria de los chips los ha hecho más rápidos y eficientes encajando más transistores en la misma superficie.

El término "nanómetro" que se oye a menudo se refería antes al tamaño físico de los transistores. Hoy estas cifras se han convertido más bien en etiquetas comerciales que nombran una generación de tecnología de fabricación; una expresión como "2 nanómetros" describe un nivel de tecnología más que una medida física real. Aun así, la tendencia es clara: cuanto menor es el número, más densos y eficientes son los chips que se buscan.

Lo llamativo del anuncio de IBM es su afirmación de empujar esta tendencia por debajo de 1 nanómetro. La empresa dice haberlo logrado con un nuevo diseño de transistor que denomina nanostack. El enfoque se basa en apilar los componentes de un transistor verticalmente, uno encima de otro, en lugar de disponerlos en horizontal uno al lado del otro.

El apilamiento vertical busca sortear un cuello de botella fundamental en el diseño de chips. A medida que los transistores se reducen en horizontal, hacerlos aún más pequeños resulta físicamente cada vez más difícil. Apilar los componentes uno sobre otro se ve como una forma de encajar más funcionalidad sin aumentar la superficie utilizada — algo parecido a construir un edificio más alto en una parcela en lugar de extenderse a lo ancho.

Este diseño podría tener dos beneficios principales. El primero es mejorar el rendimiento al encajar más potencia de cálculo en la misma superficie. El segundo es lograr el mismo rendimiento consumiendo menos energía. La eficiencia energética es una cuestión cada vez más crucial, sobre todo en sistemas a gran escala como los centros de datos y las cargas de trabajo de la IA.

Dicho esto, hay un largo camino entre un logro de laboratorio y la producción en masa. Las nuevas arquitecturas de transistores suelen demostrarse primero en un entorno de investigación; poder fabricar después esa estructura de forma fiable, en gran volumen y de manera económica puede llevar años. El anuncio de IBM es un hito de investigación, y cuándo aparecerá en productos sigue siendo incierto.

En la industria de los chips, este tipo de anuncios se leen como parte de una competencia más amplia. Los principales fabricantes trabajan en distintos enfoques arquitectónicos para hacer los transistores más pequeños y eficientes. El apilamiento vertical es uno de esos enfoques y ofrece pistas sobre la dirección futura del sector.

Los expertos valoran la importancia de estos avances no en un solo dispositivo, sino en todo el ecosistema. Unos chips más eficientes pueden influir en la huella energética de una amplia gama de dispositivos, desde teléfonos hasta centros de datos. Un avance en la arquitectura del transistor, aunque técnico en apariencia, puede por tanto tocar un amplio campo de aplicaciones.

Al final, el anuncio de IBM es un ejemplo de cómo el camino de miniaturización de los chips se adentra en nuevas dimensiones — esta vez, literalmente, una dimensión vertical. Cuándo y cómo se traducirá la tecnología en productos se aclarará con el tiempo, pero la dirección está marcada: hacer más en la misma superficie, con menos energía.